PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-024606

(43) Date of publication of application: 29.01.1999

(51)Int.Cl.

GO9F G09G 3/30

H05B 33/26

(21)Application number : 09-177455

(71)Applicant : SEIKO EPSON CORP

(22)Date of filing:


02.07.1997

(72)Inventor: OZAWA NORIO

(54) DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To improve a layout of picture elements composed on a substrate and a common feeder and to extend a luminescent field of the picture elements, and to thereby improve a display quality, by arranging on both sides of the common feeder, the picture elements to which a driving current is turned on from the common feeder, and also by passing data lines on the opposite side of the common feeder. SOLUTION: Plural picture elements 7, to which a driving current is supplied from a common feeder com, are installed on both sides of the common feeder com, and two data lines sig are passed on the opposite side of the common feeder com against these picture elements 7. Namely, a data line sig, a group of picture elements connected therewith, one common feeder com, a group of picture elements connected therewith, and a data line sig supplying signals of picture elements to the group of picture elements, are regarded as a single unit, and are installed repeatedly in its elongating direction of a



scanning line gate, and also one common feeder com supplies a driving current to picture elements 7 in two rows, respectively. Therefore, the number of common feeders can be saved to a half, compared with the case that a common feeder is formed per every group of picture elements in one row.

LEGAL STATUS

[Date of request for examination]

28.08.2003

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3520396

[Date of registration]

13.02.2004

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-24606

(43)公開日 平成11年(1999)1月29日

(51) Int.Cl. ⁶		識別記号	FΙ		•
G09F	9/30	365	G 0 9 F	9/30	365C
G09G	3/30		G 0 9 G	3/30	 Z
H05B	33/26	•	H05B	33/26	

審査請求 未請求 請求項の数13 〇L (全 18 頁)


		香堂明水	木間水 間水境の数13 しし (主 18 貝)
(21)出願番号	特願平9-177455	(71)出願人	000002369
			セイコーエプソン株式会社
(22)出顧日	平成9年(1997)7月2日		東京都新宿区西新宿2丁目4番1号
		(72)発明者	小澤 徳郎
			長野県諏訪市大和3丁目3番5号 セイコ
			ーエプソン株式会社内
	•	(74)代理人	弁理士 鈴木 喜三郎 (外2名)
	·		

(54) 【発明の名称】 表示装置

(57)【要約】

【課題】 基板上に構成される画素および共通給電線のレイアウトを改良して画素の発光領域を拡張し、表示の品位を高めることのできる表示装置を提供すること。

【解決手段】 エレクトロルミネッセンス素子またはLED素子のような発光素子40を備える画素7A、7Bを共通給電線comの両側に配置し、共通給電線comの数を減らす。また、画素7A、7Bの間で発光素子40に流れる駆動電流の極性を反転し、共通給電線comに流れる電流を小さくする。



【特許請求の範囲】

【請求項1】 基板上に、複数の走査線と、該走査線の 延設方向に対して交差する方向に延設された複数のデー タ線と、該データ線に並列する複数の共通給電線と、前 記データ線と前記走査線によりマトリクス状に形成され た画素とを有し、該画素の各々には、前記走査線を介し て走査信号が第1のゲート電極に供給される第1の薄膜 トランジスタと、該第1の薄膜トランジスタを介して前 記データ線から供給される画像信号を保持する保持容量 と、該保持容量によって保持された前記画像信号が第2 のゲート電極に供給される第2の薄膜トランジスタと、 前記画素毎に形成された画素電極と該画素電極に対向す る対向電極との層間において前記画素電極が前記第2の 薄膜トラジスタを介して前記共通給電線に電気的に接続 したときに前記画素電極と前記対向電極との間に流れる 駆動電流によって発光する有機半導体膜を具備する発光 素子とを備える表示装置において、

前記共通給電線の両側には、該共通給電線との間で前記 駆動電流の通電が行われる画素が配置され、該画素に対 して前記共通給電線とは反対側を前記データ線が通って 20 いることを特徴とする表示装置。

【請求項2】 請求項1において、前記共通給電線を挟 むように配置された2つの画素の間で、前記第1の薄膜 トランジスタ、前記第2の薄膜トランジスタ、および前 記発光素子は、当該共通給電線を中心に線対称に配置さ れていることを特徴とする表示装置。

【請求項3】 請求項1または2において、前記走査線 の延設方向に沿って隣接するいずれの画素の間でも前記 有機半導体膜の形成領域の中心のピッチが等しいことを 特徴とする表示装置。

【請求項4】 請求項2において、前記有機半導体膜の 形成領域は、前記有機半導体膜よりも厚い絶縁膜からな るバンク層で囲まれているとともに、該バンク層は、同 じ幅寸法で前記データ線および前記共通給電線を覆うよ うに構成されていることを特徴とする表示装置。

【請求項5】 請求項4において、前記有機半導体膜 は、インクジェット法により前記パンク層で囲まれた領 域内に形成された膜であり、前記バンク層は、前記有機 半導体膜をインクジェット法により形成する際に前記有 機半導体膜のはみ出しを防止するための膜であることを 特徴とする表示装置。

【請求項6】 請求項1ないし5のいずれかにおいて、 前記画素に対して前記共通給電線とは反対側を通る2本 のデータ線の間に相当する位置には、配線層が形成され ていることを特徴とする表示装置。

【請求項7】 請求項6において、前記複数のデータ線 のうち、隣接する2本のデータ線の間では、画像信号の サンプリングが同一のタイミングで行われるように構成 されていることを特徴とする表示装置。

【請求項8】 請求項1において、同一の前記共通給電 50 点に対応する画素7とが構成されている。データ線si

線との間で前記駆動電流の通電が行われる複数の画素に は、極性が反転した駆動電流により前記発光素子の駆動 が行われる2種類の画素が含まれていることを特徴とす

【請求項9】 請求項8において、前記データ線の延設 方向では各画素における駆動電流の極性が同一で、前記 走査線の延設方向では各画素における駆動電流の極性が 1画素毎に反転していることを特徴とする表示装置。

【請求項10】 請求項8において、前記データ線の延 設方向では各画素における駆動電流の極性が同一で、前 記走査線の延設方向では各画素における駆動電流の極性 が2画素毎に反転していることを特徴とする表示装置。 【請求項11】 請求項8において、前記走査線の延設 方向では各画素における駆動電流の極性が同一で、前記 データ線の延設方向では各画素における駆動電流の極性 が1画素毎に反転していることを特徴とする表示装置。 【請求項12】 請求項8において、前記走査線の延設 方向では各画素における駆動電流の極性が同一で、前記 データ線の延設方向では各画素における駆動電流の極性 が2画素毎に反転していることを特徴とする表示装置。 【請求項13】 請求項8において、前記走査線の延設 方向および前記データ線の延設方向のいずれの方向で も、各画素における駆動電流の極性が1画素毎に反転し ていることを特徴とする表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、有機半導体膜を駆 動電流が流れることによって発光するEL(エレクトロ ルミネッセンス)素子またはLED(発光ダイオード) 30 素子などの発光素子と、この発光素子の発光動作を制御 する薄膜トランジスタ(以下、TFTという。) とを用 いたアクティブマトリクス型の表示装置に関するもので ある。さらに詳しくは、その表示特性を向上するための レイアウトの最適化技術に関するものである。

[0002]

【従来の技術】Eし素子またはLED素子などの電流制 御型発光素子を用いたアクティブマトリクス型の表示装 置が提案されている。このタイプの表示装置に用いられ る発光素子はいずれも自己発光するため、液晶表示装置 と違ってバックライトを必要とせず、また、視野角依存 性が少ないなどの利点もある。

【0003】図22は、このような表示装置の一例とし て、電荷注入型の有機薄膜EL素子を用いたアクティブ マトリクス型表示装置のブロック図を示してある。この 図に示す表示装置 1 A では、透明基板上に、複数の走査 線gateと、これらの走査線gateの延設方向に対 して交差する方向に延設された複数のデータ線Sig と、これらのデータ線sigに並列する複数の共通給電 線comと、データ線sigと走査線gateとの交差

3

gに対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ側駆動回路3が構成されている。走査線に対しては、シフトレジスタおよびレベルシフタを備える走査側駆動回路4が構成されている。また、画素7の各々には、走査線を介して走査信号がゲート電極に供給される第1のTFT20と、この第1のTFT20を介してデータ線sigから供給される画像信号を保持する保持容量capによって保持された画像信号がゲート電極に供給される第2のTFT30と、第2のTFT30を介して共通給電線comに電気的に接続したときに共通給電線comから駆動電流が流れ込む発光素子40とが構成されている。

【0004】すなわち、図23(A)、(B)に示すように、いずれの画素7においても、島状の2つの半導体膜を利用して第1のTFT20および第2のTFT30が形成され、第2のTFT30のソース・ドレイン領域には、第1の層間絶縁膜51のコンタクトホールを介して中継電極35が電気的に接続し、該中継電極35には第2の層間絶縁膜52のコンタクトホールを介して画素電極41が電気的に接続している。この画素電極41の上層側には、正孔注入層42、有機半導体膜43、対向電極opが積層されている。ここで、対向電極opは、データ線sigなどを跨いで複数の画素7にわたって形成されている。なお、第2のTFT30のソース・ドレイン領域には、コンタクトホールを介して共通給電線comが電気的に接続している。

【0005】これに対して、第1のTFT20では、そ のソース・ドレイン領域に電気的に接続する電位保持電 極stは、ゲート電極31の延設部分310に電気的に 接続している。この延設部分310に対しては、その下 層側においてゲート絶縁膜50を介して半導体膜400 が対向し、この半導体膜400は、それに導入された不 純物によって導電化されているので、延設部分310お よびゲート絶縁膜50とともに保持容量capを構成し ている。ととで、半導体膜400に対しては第1の層間 絶縁膜51のコンタクトホールを介して共通給電線co mが電気的に接続している。従って、保持容量 c a p は、第1のTFT20を介してデータ線sigから供給 される画像信号を保持するので、第1のTFT20がオ フになっても、第2のTFT30のゲート電極31は画 像信号に相当する電位に保持される。それ故、発光素子 40 には共通給電線 c o mから駆動電流が流れ続けるの で、発光素子40は発光し続けることになる。

【発明が解決しようとする課題】しかしながら、前記の表示装置1Aでは、液晶表示装置と比較して、第2のTFT30および共通給電線comが必要な分、画素7が

[0006]

狭いため、表示の品位を高めることができないという問 題点がある。 【0007】そこで、本発明の課題は、基板上に構成される画素および共通給電線のレイアウトを改良して画素の発光領域を拡張し、表示の品位を高めることのできる表示装置を提供することにある。

[0008]

【課題を解決するための手段】上記課題を解決するた め、本発明では、基板上に、複数の走査線と、該走査線 の延設方向に対して交差する方向に延設された複数のデ ータ線と、該データ線に並列する複数の共通給電線と、 前記データ線と前記走査線とによりマトリクス状に形成 された画素とを有し、該画素の各々には、前記走査線を 介して走査信号が第1のゲート電極に供給される第1の 薄膜トランジスタと、該第1の薄膜トランジスタを介し て前記データ線から供給される画像信号を保持する保持 容量と、該保持容量によって保持された前記画像信号が 第2のゲート電極に供給される第2の薄膜トランジスタ と、前記画素毎に形成された画素電極と該画素電極に対 応する対向電極との層間において前記画素電極が前記第 2の薄膜トラジスタを介して前記共通給電線に電気的に 接続したときに前記画素電極と前記対向電極との間に流 れる駆動電流によって発光する有機半導体膜を具備する 発光素子とを有する表示装置において、前記共通給電線 の両側には、該共通給電線との間で前記駆動電流の通電 が行われる画素が配置され、該画素に対して前記共通給 電線とは反対側を前記データ線が通っていることを特徴

【0009】すなわち、本発明では、データ線、それに接続する画素群、1本の共通給電線、それに接続する画素群、および該画素群に画素信号を供給するデータ線を1つの単位としてそれを走査線の延設方向に繰り返すので、2列分の画素を1本の共通給電線で駆動する。従って、1列の画素群ごとに共通給電線を形成する場合と比較して共通給電線の形成領域を狭めることができるため、その分、画素の発光領域を拡張できる。よって、輝度、コントラスト比などの表示性能を向上させることができる。

【0010】とのように構成するにあたっては、たとえば、前記共通給電線を挟むように配置された2つの画素の間では、前記第1の薄膜トランジスタ、前記第2の薄膜トランジスタ、および前記発光素子を、当該共通給電線を中心に線対称に配置することが好ましい。

【0011】本発明において、前記走査線の延設方向に沿って隣接するいずれの画素の間でも前記有機半導体膜の形成領域の中心のピッチが等しいことが好ましい。このように構成すると、インクジェットヘッドから有機半導体膜の材料を吐出して有機半導体膜の形成領域の中心のピッチが等しいので、インクジェットヘッドから有機半導体膜の材料を等間隔で吐出していけばよい。これにより、インクジェットヘッドの移動制御機構が簡易になる

とともに、位置精度も向上する。

【0012】また、前記有機半導体膜の形成領域は、前 記有機半導体膜よりも厚い絶縁膜からなるバンク層で囲 まれているとともに、該バンク層は、同じ幅寸法で前記 データ線および前記共通給電線を覆うように構成されて いることが好ましい。このように構成すると、有機半導 体膜をインクジェット法により形成する際に、バンク層 が有機半導体膜が周囲にはみ出すのを防止するので、有 機半導体膜を所定領域内に形成できる。また、該バンク 層は、同じ幅寸法で前記データ線および前記共通給電線 を覆うため、走査線の延設方向に沿って隣接するいずれ の画素の間でも有機半導体膜の形成領域の中心のピッチ が等しくするのに適している。ととで、対向電極は少な くとも画素領域上のほぼ全面、あるいはストライプ状に 広い領域にわたって形成され、データ線と対向する状態 にある。従って、このままでは、データ線に対して大き な容量が寄生することになる。しかるに本発明では、デ ータ線と対向電極との間にバンク層が介在しているの で、対向電極との間に形成される容量がデータ線に寄生 することを防止できる。その結果、データ側駆動回路の 20 形態を説明する。 負荷を低減できるので、低消費電力化あるいは表示動作 の高速化を図ることができる。

【0013】本発明において、前記画素に対して前記共 通給電線とは反対側を通る2本のデータ線の間に相当す る位置には、配線層が形成されていることが好ましい。 2本のデータ線が並列していると、これらのデータ線の 間でクロストークが発生するおそれがある。しかるに本 発明では、2本のデータ線の間にはそれらとは別の配線 層が通っているので、とのような配線層を画像の少なく とも1水平走査期間内で固定電位としておくだけで、上 30 記のクロストークを防止できる。

【0014】との場合に、前記複数のデータ線のうち、 隣接する2本のデータ線の間では、画像信号のサンプリ ングを同一のタイミングで行うことが好ましい。このよ うに構成すると、2本のデータ線の間でサンプリング時 の電位変化が同時に起こるので、これらのデータ線の間 でクロストークが発生するのをより確実に防止できる。 【0015】本発明では、同一の前記共通給電線との間 で前記駆動電流の通電が行われる複数の画素には、極性 が反転した駆動電流により前記発光素子の駆動が行われ 40 る2種類の画素がほぼ同数含まれていることが好まし いり

【0016】とのように構成すると、共通給電線から画 素に流れる駆動電流と、画素から共通給電線に流れる駆 動電流とが相殺され、共通給電線に流れる駆動電流が小 さくて済む。従って、共通給電線をその分細くすること ができるので、パネル外形に対する表示面積を拡張でき る。また、駆動電流の差により生じる輝度むらをなくす ことができる。

【0017】たとえば、前記データ線の延設方向では各 50 データ線 sig に電気的に接続し、他方は電位保持電極

画素における駆動電流の極性が同一で、前記走査線の延 設方向では各画素における駆動電流の極性が1画素毎 に、あるいは2画素毎に反転するように構成する。ある いは、前記走査線の延設方向では各画素における駆助電 流の極性が同一で、前記データ線の延設方向では各画素 における駆動電流の極性が1画素毎、あるいは2画素毎 に反転するように構成してもよい。これらの形態のう ち、2 画素毎に駆動電流の極性が反転するように構成し た場合には、同じ極性の駆動電流が流れる画素について は、隣接する画素の間で対向電極を共通にすることがで きるので、対向電極のスリット数を減らすことができ

【0018】また、前記走査線の延設方向および前記デ ータ線の延設方向のいずれの方向でも、各画素における 駆動電流の極性が1 画素毎に反転するように構成しても よい。

る。すなわち、大電流が流れる対向電極の抵抗値を高く

することなく、極性反転を実現できる。

[0019]

【発明の実施の形態】図面を参照して、本発明の実施の

【0020】[実施の形態1]

(アクティブマトリクス基板の全体構成)図1は、表示 装置の全体のレイアウトを模式的に示すブロック図、図 2は、それに構成されたアクティブマトリクスの等価回 路図である。

【0021】との図に示すように、本形態の表示装置1 ではその基体たる透明基板10の中央部分が表示部2と されている。透明基板10の外周部分のうち、データ線 s i gの両端側には画像信号を出力するデータ側駆動回 路3、および検査回路5が構成され、走査線gateの 両端側には走査信号を出力する走査側駆動回路4が構成 されている。これらの駆動回路3、4では、N型のTF TとP型のTFTとによって相補型TFTが構成され、 この相補型TFTは、シフトレジスタ、レベルシフタ、 アナログスイッチなどを構成している。なお、透明基板 10上において、データ側駆動回路3よりも外周領域に は、画像信号や各種の電位、パルス信号を入力するため の端子群とされる実装用パッド6が形成されている。 【0022】(共通給電線と画素の配置)表示装置1で は、液晶表示装置のアクティブマトリクス基板と同様、 透明基板10上に、複数の走査線gateと、該走査線 gateの延設方向に対して交差する方向に延設された 複数のデータ線 sigとが構成され、図2に示すよう に、これらのデータ線 sigと走査線gateとにより マトリクス状に形成された画素7が構成されている。 【0023】これらの画素7のいずれにも、走査線ga teを介して走査信号がゲート電極21 (第1のゲート 電極) に供給される第1のTFT20が構成されてい る。このTFT20のソース・ドレイン領域の一方は、

stに電気的に接続している。走査線gateに対しては容量線clineが並列配置され、この容量線clineが並列配置され、この容量線clineと電位保持電極stとの間には保持容量capが形成されている。従って、走査信号によって選択されて第1のTFT20がオン状態になると、データ線sigから画像信号が第1のTFT20を介して保持容量capに書き込まれる。

【0024】電位保持電極stには第2のTFT30のゲート電極31(第2のゲート電極)が電気的に接続している。とのTFT30のソース・ドレイン領域の一方は、共通給電線comに電気的に接続する一方、他方は発光素子40の一方の電極(後述する画素電極)に電気的に接続している。共通給電線comは定電位に保持されている。従って、第2のTFT30がオン状態になったときに、とのTFTを介して共通給電線comの電流が発光素子40に流れ、発光素子40を発光させる。

【0025】本形態では、共通給電線comの両側に、該共通給電線comとの間で駆動電流の供給が行われる複数の画素7が配置され、これらの画素7に対して共通給電線comとは反対側を2本のデータ線sigが通っている。すなわち、データ線sig、それに接続する画素群、1本の共通給電線com、それに接続する画素群、および該画素群に画素信号を供給するデータ線sigを1つの単位としてそれを走査線gateの延設方向に繰り返してあり、共通給電線comは、1本で2列分の画素7に対して駆動電流を供給する。そこで、本形態では、共通給電線comを挟むように配置された2つの画素7の間では、第1のTFT20、第2のTFT30、および発光素子40が当該共通給電線comを中心に線対称に配置され、これらの素子と各配線層との電気的な接続を容易なものにしてある。

【0026】このように、本形態では、1本の共通給電線 comで2列分の画素を駆動するので、1列の画素群でとに共通給電線 comを形成する場合と比較して、共通給電線 comの数が1/2で済むとともに、同一の層間に形成される共通給電線 comとデータ線 sigとの間に確保していた隙間が不要である。それ故、透明基板10上において配線のための領域を狭くすることができるので、その分、各画素領域における発光面積の割合を高めることができ、輝度、コントラスト比などの表示性40能を向上させることができる。

【0027】なお、このように1本の共通給電線com に2列分の画素が接続する構成としたため、データ線sigは2本ずつ並列する状態にあって、それぞれの列の 画素群に対して画像信号を供給することになる。

【0028】(画素の構成)とのように構成した表示装置1の各画素7の構造を図3ないし図6(A)を参照して詳述する。

【0029】図3は、本形態の表示装置1に形成されている複数の画素7のうちの3つの画素7を拡大して示す

平面図、図4、図5、および図6(A)はそれぞれは、そのA-A'線における断面図、B-B'線における断面図、およびC-C'線における断面図である。

【0030】まず、図3におけるA-A、線に相当する位置では、図4に示すように、透明基板10上には各画素7の各々に、第1のTFT20を形成するための島状のシリコン膜200が形成され、その表面にはゲート絶縁膜50が形成されている。また、ゲート絶縁膜50の表面にはゲート電極21(走査線gateの一部)が形成され、該ゲート電極21に対して自己整合的にソース・ドレイン領域22、23が形成されている。ゲート絶縁膜50の表面側には第1の層間絶縁膜51が形成され、この層間絶縁膜に形成されたコンタクトホール61、62を介して、ソース・ドレイン領域22、23にはデータ線sig、および電位保持電極stがそれぞれ電気的に接続している。

【0031】各画素7には走査線gateと並列するように、走査線gateやゲート電極21と同一の層間(ゲート絶縁膜50と第1の層間絶縁膜51との間)には容量線clineが形成されており、この容量線clineに対しては、第1の層間絶縁膜51を介して電位保持電極stの延設部分stlが重なっている。このため、容量線clineと電位保持電極stの延設部分stlとは、第1の層間絶縁膜51を誘電体膜とする保持容量capを構成している。なお、電位保持電極stおよびデータ線sigの表面側には第2の層間絶縁膜52が形成されている。

【0032】図3におけるB-B、線に相当する位置では、図5に示すように、透明基板10上に形成された第1の層間絶縁膜51および第2の層間絶縁膜52の表面に各画素7に対応するデータ線sigが2本、並列している状態にある。

【0033】図3におけるC-C′線に相当する位置で は、図6(A)に示すように、透明基板10上には共通 給電線comを挟む2つの画素7に跨がるように、第2 のTFT30を形成するための島状のシリコン膜300 が形成され、その表面にはゲート絶縁膜50が形成され ている。ゲート絶縁膜50の表面には、共通給電線co mを挟むように、各画素7の各々にゲート電極31がそ れぞれ形成され、とのゲート電極31に自己整合的にソ ース・ドレイン領域32、33が形成されている。ゲー ト絶縁膜50の表面側には第1の層間絶縁膜51が形成 され、この層間絶縁膜に形成されたコンタクトホール6 3を介して、ソース・ドレイン領域62に中継電極35 が電気的に接続している。一方、シリコン膜300の中 央部分で2つの画素7において共通のソース・ドレイン 領域33となる部分に対しては、第1の層間絶縁膜51 のコンタクトホール64を介して、共通給電線comが 電気的に接続している。これらの共通給電線com、お 50 よび中継電極35の表面側には第2の層間絶縁膜52が

(6)

形成されている。第2の層間絶縁膜52の表面側には1 TO膜からなる画素電極41が形成されている。との画 素電極41は、第2の層間絶縁膜52に形成されたコン タクトホール65を介して中継電極35に電気的に接続 し、この中継電極35を介して第2のTFT30のソー ス・ドレイン領域32に電気的に接続している。

【0034】とこで、画素電極41は発光素子40の一 方の電極を構成している。すなわち、画素電極41の表 面には正孔注入層42および有機半導体膜43が積層さ れ、さらに有機半導体膜43の表面には、リチウム含有 アルミニウム、カルシウムなどの金属膜からなる対向電 極opが形成されている。この対向電極opは、少なく とも画素領域上に、あるいはストライプ状に形成された 共通の電極であり、一定の電位に保持されている。

【0035】とのように構成された発光素子40では、 対向電極 o p および画素電極 4 1 をそれぞれ正極および 負極として電圧が印加され、図7に示すように、印加電 圧がしきい値電圧を越えた領域で有機半導体膜43に流 れる電流(駆動電流)が急激に増大する。その結果、発 光素子40は、エレクトロルミネッセンス素子あるいは LED素子として発光し、発光素子40の光は、対向電 極 o p に反射され、透明な画素電極 4 1 および透明基板 10を透過して出射される。

【0036】このような発光を行うための駆動電流は、 対向電極 o p 、有機半導体膜 4 3 、正孔注入層 4 2 、画 素電極41、第2のTFT30、および共通給電線co mから構成される電流経路を流れるため、第2のTFT 30がオフ状態になると、流れなくなる。本形態の表示 装置1では、走査信号によって選択されて第1のTFT 20がオン状態になると、データ線 s i g から画像信号 が第1のTFT20を介して保持容量capに書き込ま れる。従って、第2のTFT30のゲート電極は、第1 のTFT20がオフ状態になっても、保持容量capに よって画像信号に相当する電位に保持されるので、第2 のTFT30はオン状態のままである。それ故、発光素 子40には駆動電流が流れ続け、この画素は点灯状態の ままである。この状態は、新たな画像データが保持容量 capに書き込まれて、第2のTFT30はオフ状態に なるまで維持される。

【0037】(表示装置の製造方法)とのように構成し た表示装置1の製造方法において、透明基板10上に第 1のTFT20および第2のTFT30を製造するまで の工程は、液晶表示装置1のアクティブマトリクス基板 を製造する工程と略同様であるため、図8を参照してそ の概要を説明する。

【0038】図8は、表示装置1の各構成部分を形成し ていく過程を模式的に示す工程断面図である。

【0039】すなわち、図8(A)に示すように、透明 基板10に対して、必要に応じて、TEOS(テトラエ トキシシラン)や酸素ガスなどを原料ガスとしてプラズ 50 35に相当する部分にコンタクトホール65を形成す

マCVD法により厚さが約2000~5000オングス トロームのシリコン酸化膜からなる下地保護膜(図示せ ず。)を形成する。次に基板の温度を約350℃に設定 して、下地保護膜の表面にプラズマCVD法により厚さ が約300~700オングストロームのアモルファスの シリコン膜からなる半導体膜100を形成する。次にア モルファスのシリコン膜からなる半導体膜100に対し て、レーザアニールまたは固相成長法などの結晶化工程 を行い、半導体膜100をポリシリコン膜に結晶化す る。レーザアニール法では、たとえば、エキシマレーザ でビーム形状の長寸が400mmのラインビームを用 い、その出力強度はたとえば200mJ/cm゚であ る。ラインビームについてはその短寸方向におけるレー ザ強度のピーク値の90%に相当する部分が各領域毎に 重なるようにラインビームを走査していく。

【0040】次に、図8(B)に示すように、半導体膜 100をパターニングして島状の半導体膜200、30 Oとし、その表面に対して、TEOS(テトラエトキシ シラン)や酸素ガスなどを原料ガスとしてプラズマCV D法により厚さが約600~1500オングストローム のシリコン酸化膜または窒化膜からなるゲート絶縁膜5 0を形成する。

【0041】次に、図8(C)に示すように、アルミニ ウム、タンタル、モリプデン、チタン、タングステンな どの金属膜からなる導電膜をスパッタ法により形成した 後、パターニングし、走査線gateの一部としてのゲ ート電極21、31を形成する。この工程では容量線c lineも形成する。なお、図中、310はゲート電極 31の延設部分である。

【0042】との状態で高濃度のリンイオンまたはボロ ンイオンを打ち込んで、シリコン薄膜200、300に はゲート電極21、31に対して自己整合的にソース・ ドレイン領域22、23、32、33を形成する。な お、不純物が導入されなかった部分がチャネル領域2 7、37となる。

【0043】次に、図8(D)に示すように、第1の層 間絶縁膜51を形成した後、コンタクトホール61、6 2、63、64、69を形成し、データ線sig、容量 線clineおよびゲート電極31の延設部分310に 重なる延設部分st1を備える電位保持電極st、共通 給電線com、および中継電極35を形成する。その結 果、電位保持電極 s t はコンタクトホール 6 9 および延 設部分310を介してゲート電極31に電気的に接続す る。このようにして第1のTFT20および第2のTF T30を形成する。また、容量線clineと電位保持 電極Stの延設部分St1とによって保持容量capが 形成される。

【0044】次に、図8(E)に示すように、第2の層 間絶縁膜52を形成し、この層間絶縁膜には、中継電極 る。次に、第2の層間絶縁膜52の表面全体にITO膜を形成した後、パターニングし、コンタクトホール65を介して第2のTFT30のソース・ドレイン領域32に電気的に接続する画素電極41を形成する。

【0045】次に、図8(F)に示すように、第2の層間絶縁膜52の表面側に黒色のレジスト層を形成した後、このレジストを発光素子40の正孔注入層42および有機半導体膜43を形成すべき領域を囲むように残し、パンク層bankを形成する。ここで、有機半導体膜43は、各画素毎に独立して形成される場合、データ 10線sigに沿ってストライブ状に形成される場合などのいずれの形状であっても、それに対応する形状にバンク層bankを形成するだけで、本形態に係る製造方法を適用できる。

【0046】次に、パンク層bankの内側領域に対してインクジェットへッドIJから、正孔注入層42を構成するための液状の材料(前駆体)を吐出し、バンク層bankの内側領域に正孔注入層42を形成する。同様に、バンク層bankの内側領域に対してインクジェットへッドIJから、有機半導体膜43を構成するための液状の材料(前駆体)を吐出し、バンク層bankの内側領域に有機半導体膜43を形成する。ここで、バンク層bankはレジストから構成されているため、撥水性である。これに対して、有機半導体膜43の前駆体は主に親水性の溶媒を用いているため、有機半導体膜43の塗布領域はバンク層bankによって確実に規定され、隣接する画素にはみ出ることがない。

【0047】 このようにして有機半導体膜43や正孔注入層42をインクジェット法により形成する場合には、その作業効率や射出位置精度を高めるために、本形態では、図3に示すように、走査線gateの延設方向に沿って隣接するいずれの画素7間でも、前記有機半導体膜43の形成領域の中心のビッチPを等しくしてある。従って、矢印Qで示すように、走査線gateの延設方向に沿って等間隔の位置にインクジェットへッドIJから有機半導体膜43の材料などを吐出すればよいので、作業効率がよいという利点がある。また、インクジェットヘッドIJの移動制御機構が簡易になるとともに、打ち込み位置精度も向上する。

【0048】しかる後には、図8(G)に示すように、透明基板10の表面側に対向電極opを形成する。ここで、対向電極opは少なくとも画素領域の全面、またはストライプ状に形成されるが、対向電極opをストライプ状に形成する場合には、透明基板10の表面全体に金属膜を形成した後、それをストライプ状にパターニングする。

【0049】なお、バンク層bankについては、それが黒色のレジストから構成されているので、そのまま残し、以下に説明するように、ブラックマトリクスBM、および寄生容量を低減するための絶縁層として利用す

る。

【0050】図1に示すデータ側駆動回路3や走査側駆動回路4にもTFTが形成されるが、これらのTFTは前記の画素7にTFTを形成していく工程の全部あるいは一部を援用して行われる。それ故、駆動回路を構成するTFTも、画素7のTFTと同一の層間に形成されることになる。

【0051】また、前記第1のTFT20、および第2のTFT30については、双方がN型、双方がP型、一方がN型で他方がP型のいずれでもよいが、このようないずれの組合せであっても、周知の方法でTFTを形成していけるので、その説明を省略する。

【0052】(バンク層の形成領域)本形態では、図1 に示す透明基板10の周辺領域の総てに対して、前記のバンク層 bank(形成領域に斜線を付してある。)を形成する。従って、データ側駆動回路3および走査側駆動回路4はいずれも、バンク層bankによって覆われている。このため、これらの駆動回路の形成領域に対して対向電極opが重なる状態にあっても、駆動回路の配20線層と対向電極opとの間にバンク層bankが介在することになる。それ故、駆動回路2、3に容量が寄生することを防止できるので、駆動回路2、3の負荷を低減でき、低消費電力化あるいは表示動作の高速化を図ることができる。

【0053】また、本形態では、図3ないし図5に示すように、データ線sigに重なるようにバンク層bankを形成してある。従って、データ線sigと対向電極opとの間にバンク層bankが介在することになるので、データ線sigに容量が寄生することを防止できる。その結果、データ側駆動回路3の負荷を低減できるので、低消費電力化あるいは表示動作の高速化を図ることができる。

【0054】 ことで、共通給電線 comには、データ線 sigと違って、発光素子40を駆動するための大きな 電流が流れ、しかも、2列分の画素に対して駆動電流を 供給する。このため、共通給電線 comについては、その線幅をデータ線 sigの線幅よりも広く設定し、共通 給電線 comの単位長さ当たりの抵抗値を、データ線 sigの単位長さ当たりの抵抗値を、データ線 sigの単位長さ当たりの抵抗値よりも小さくしてある。 そのような設計条件下でも、本形態では、共通給電線 comにも重なるようにバンク層 bankを形成して有機 半導体膜 43の形成領域を規定する際にここに形成する バンク層 bankの幅を、2本のデータ線 sigに重な るバンク層 bankの幅を、2本のデータ線 sigに重な るバンク層 bankの幅を、2本のデータ線 sigに重な するいずれの画素 7の間でも有機半導体膜 43の形成領域の中心のピッチアを等しくするのに適した構造になる

【0055】さらに、本形態では、図3、図4、および 50 図6(A)に示すように、画素電極41の形成領域のう ち、第1のTFT20の形成領域および第2のTFT30の形成領域と重なる領域にもバンク層bankを形成する。すなわち、図6(B)に示すように、中継電極35と重なる領域にバンク層bankを形成しないと、たとえ対向電極opとの間に駆動電流が流れて有機半導体膜43が発光しても、との光は中継電極35と対向電極opとに挟まれて出射されず、表示に寄与しない。かかる表示に寄与しない部分で流れる駆動電流は、表示という面からみて無効電流といえる。しかるに本形態では、このような無効電流が流れるはずの部分にバンク層bankを形成し、そこに駆動電流が流れることを防止するので、共通給電線comに無駄な電流が流れることが防止できる。それ故、共通給電線comの幅はその分狭くてよい。

【0056】また、前記のように黒色のレジストで構成 したバンク層bankを残しておくと、バンク層ban kはブラックマトリクスとして機能し、輝度、コントラ スト比などの表示の品位が向上する。すなわち、本形態 に係る表示装置 1 では、対向電極 o p が透明基板 1 0 の 表面側の全面、あるいは広い領域にわたってストライプ 状に形成されるため、対向電極opでの反射光がコント ラスト比を低下させる。しかるに本形態では、有機半導 体膜43の形成領域を規定しながら寄生容量を抑える機 能を有するバンク層bankを黒色のレジストで構成し たため、バンク層bankはブラックマトリクスとして も機能し、対向電極 o p からの反射光を遮るので、コン トラスト比が高いという利点がある。また、バンク層 b ankを利用して自己整合的に発光領域を規定すること ができるので、バンク層bankをブラックマトリクス として用いずに別の金属層などをブラックマトリクスと して用いたときに問題となる発光領域とのアライメント 余裕が不要である。

【0057】[上記形態の改良例]上記形態では、共通 給電線comの両側のそれぞれに、該共通給電線com との間で駆動電流が流れる画素7が配置され、該画素7 に対して前記共通給電線comとは反対側を2本のデータ線sigが並列して通っている。従って、2本のデータ線sigの間でクロストークが発生するおそれがある。そこで、本形態では、図9、図10(A)、(B)に示すように、2本のデータ線sigの間に相当する位 40 置にダミーの配線層DAと形成してある。このダミーの配線層DAとしては、たとえば、画素電極41と同時形成されたITO膜DA1を利用することができる。また、ダミーの配線層DAとしては、2本のデータ線sigの間に容量線clineからの延設部分DA2を構成してもよい。これらの双方をダミーの配線層DAとして用いてもよい。

【0058】このように構成すると、並列する2本のデータ線sigの間にはそれらとは別の配線層DAが通っているので、このような配線層DA(DA1、DA2)

を画像の少なくとも1水平走査期間内で固定電位としておくだけで、上記のクロストークを防止できる。すなわち、第1の層間絶縁膜51および第2の層間絶縁膜52は、膜厚が凡そ1 μ mであるのに対して、2本のデータ線sig2本の間隔は約2 μ m以上であるため、各データ線sig2本の間線層DA(DA1、DA2)との間に構成される容量に比較して、2本のデータ線sigに間に構成される容量は十分に無視できるほど小さい。それ故、データ線sigから漏れた髙周波数の信号はダミーの配線層DA及びDA2で吸収されるので、2本のデータ線sigの間でのクロストークを防止できる。

【0059】また、複数のデータ線sigのうち、隣接する2本のデータ線sigの間では、画像信号のサンプリングを同一のタイミングで行うことが好ましい。このように構成すると、2本のデータ線sigの間でサンプリング時の電位変化が同時に起きるので、これら2本のデータ線sigの間におけるクロストークをより確実に防止できる。

0 【0060】[保持容量の別の構成例]なお、上記形態では、保持容量capを構成するのに容量線clineを形成したが、従来技術で説明したように、TFTを構成するためのポリシリコン膜を利用して保持容量capを構成してもよい。

【0061】また、図11に示すように、共通給電線 c o m と電位保持電極 s t との間に保持容量 c a p を構成してもよい。この場合には、図12(A)、(B)に示すように、電位保持電極 s t とゲート電極 3 1 とを電気的に接続させるためのゲート電極 3 1 の延設部分 3 1 0 と共通給電線 c o m との間に位置する第 1 の層間絶縁膜 5 1 を誘電体膜として保持容量 c a p を構成すればよい。

【0062】[実施の形態2]上記の実施の形態1では、いずれの画素7においても同一の極性の駆動電流で発光素子40を駆動する構成であったが、以下に説明するように、同一の共通給電線comとの間で駆動電流の通電が行われる複数の画素7には、極性が反転した駆動電流により発光素子40の駆動が行われる2種類の画素7が同数、含まれているように構成してもよい。

【0063】とのような構成例を、図13ないし図17を参照して説明する。図13は、極性の反転した駆動電流で発光素子40が駆動される2種類の画素を構成した形態のブロック図である。図14および図15はそれぞれ、極性の反転した駆動電流で発光素子40を駆動する際の走査信号、画像信号、共通給電線の電位、および電位保持電極の電位の説明図である。

【0064】本形態および後述する形態のいずれにおいても、図13に示すように、極性の反転した駆動電流i 50 で発光素子40を駆動するにあたって、矢印Eで示すよ うに共通給電線 c o mから駆助電流が流れる画素 7 A では、第1のTFT20をn チャネル型で構成し、矢印Fで示すように共通給電線 c o m に向けて駆助電流が流れる画素 7 Bでは、第1のTFT20をp チャネル型で構成してある。とのため、これらの2種類の画素 7 A、7 Bのそれぞれに走査線 g a t e Bを構成する。また、本形態では、画素 7 Aの第2のTFT30をp チャネル型で構成する一方、画素 7 Bの第2のTFT30をp チャネル型で構成し、いずれの画素 7 A、7 Bにおいても、第1のTFT20と第2のTFT30とを逆導電型にしてある。従って、画素 7 Aに対応するデタ線 s i g A と、画素 7 B に対応するデータ線 s i g A と、画素 7 B に対応するデータ線 s i g B とを介してそれぞれ供給される画像信号についても、後述するように、その極性を反転させてある。

【0065】さらに、各画素7A、7Bでは、極性の反転した駆動電流iで発光素子40をそれぞれ駆動することから、後述するように、対向電極opの電位についても、共通給電線comの電位を基準としたときに逆極性となるように構成する必要がある。従って、対向電極opについては、極性が同一の駆動電流iが流れる画素7A、7B同士を接続するように構成し、それぞれに所定の電位を印加することになる。

【0066】それ故、図14および図15のそれぞれには、画素7A、7Bに対して、走査線gateA、gateBを介して供給される走査信号の波形、データ線sigA、sigBを介して供給される画像信号の波形、対向電極opの電位、および電位保持電極stA、stBの電位を、共通給電線comの電位を基準に表してあるように、画素7A、7Bの間において、各信号は、点灯期間および消灯期間のいずれにおいても逆極性となるように設定されている。

【0067】また、図16(A)、(B) に示すよう に、各画素7A、7Bには、異なる構造の発光素子40 A、40Bが構成される。すなわち、画素7Aに形成さ れる発光素子40Aは、下層側から上層側に向かって、 ITO膜からなる画素電極41、正孔注入層42、有機 半導体膜43、対向電極0pAがこの順に積層されてい る。とれに対して、画素7日に形成される発光素子40 Bは、下層側から上層側に向かって、ITO膜からなる 画素電極41、透光性をもつほど薄いリチウム含有アル ミニウム電極45、有機半導体層42、正孔注入層4 2、 ITO膜層46、対向電極opBがこの順に積層さ れている。従って、発光素子40A、40Bの間では、 それぞれ逆極性の駆動電流が流れるといっても、正孔注 入層42および有機半導体層42が直接、接する電極層 の構成が同一であるため、発光素子40A、40Bの発 光特性は同等である。

【0068】 このような2種類の発光素子40A、40 において画素領 Bを形成するにあたって、双方の有機半導体膜43およ き、輝度、コン び正孔注入層42はいずれも、インクジェット法により 50 ことができる。

バンク層bankの内側に形成するので、上下位置が反 対でも製造工程が複雑になることはない。また、発光素 子40Bでは、発光素子40Aに比較して、透光性をも つほど薄いリチウム含有アルミニウム電極45、および ITO膜層46を追加することになるが、それでも、リ チウム含有アルミニウム電極45は画素電極41と同じ 領域で積層している構造になっていても表示に支障がな く、ITO膜層46も対向電極opBと同じ領域で積層 している構造になっていても表示に支障がない。それ 故、リチウム含有アルミニウム電極45と画素電極41 とはそれぞれ別々にパターニングしてもよいが、同じレ ジストマスクで一括してバターニングしてもよい。同様 に、ITO膜層46と対向電極opBとはそれぞれ別々 にパターニングしてもよいが、同じレジストマスクでー 括してパターニングしてもよい。リチウム含有アルミニ ウム電極45およびITO膜層46はパンク層bank の内側領域のみに形成してもよいことは勿論である。 【0069】このようにして各画素7A、7Bにおいて 極性の反転した駆動電流で発光素子40A、40Bを駆 動できるようにした上で、前記の2種類の画素7A、7 Bを図17に示すように配置してある。この図におい て、符合(-)が付されている画素は、図13、図1 4、図16で説明した画素7Aに相当し、符合(+)が 付されている画素は、図13、図15、図16で説明し た画素7Bに相当する。なお、図17には、走査線ga teA、gate、およびデータ線sigA、sigB の図示を省略してある。

【0070】図17に示すように、本形態では、データ線sigA、sigBの延設方向では各画素における駆動電流の極性が同一で、走査線gateA、gateBの延設方向では各画素における駆動電流の極性が1画素毎に反転している。なお、各画素に対応する対向電極opA、opBの形成領域をそれぞれ一点鎖線で示すように、いずれの対向電極opA、opBも、極性が同一の駆動電流が流れる画素7A、7B同士を接続するように構成してある。すなわち、対向電極opA、opBは、データ線sigA、sigBの延設方向に沿ってストライブ状に別々に形成され、対向電極opA、opBのそれぞれには、共通給電線comの電位を基準としたときに負の電位、および正の電位が印加される。

【0071】従って、各画素7A、7Bと共通給電線comとの間には、それぞれ図13に矢印E、Fに示す向きの駆動電流iが流れることになる。このため、共通給電線comを実質的に流れる電流は、極性の異なる駆動電流iの間で相殺されるので、共通給電線comに流れる駆動電流が小さくて済む。従って、共通給電線comをその分、細くすることができるので、画素7A、7Bにおいて画素領域の発光領域の割合を高めることができ、輝度、コントラスト比などの表示性能を向上させることができる。

(10)

- 【0072】 [実施の形態3] なお、同一の共通給電線 comとの間で駆動電流が逆の極性で流れるように画素 を配置するという観点からすれば、各画素を図18に示 すように配置してもよい。なお、本形態では、各画素 7 A、7Bの構成などが実施の形態2と同様であるため、 その説明を省略し、図18、および以下に説明する各形 態を説明するための図19ないし図21には、図13、 図14、図16で説明した画素7Aに相当する画素を符 合(一)で表し、図13、図15、図16で説明した画 素7Bに相当する画素を符合(+)で表してある。

【0073】図18に示すように、本形態では、データ 線sigA、sigBの延設方向では各画素7A、7B における駆動電流の極性が同一で、走査線gateA、 gateBの延設方向では各画素7A、7Bにおける駆 動電流の極性が2画素毎に反転するように構成されてい

【0074】このように構成した場合にも、各画素7 A、7Bと共通給電線comとの間には、それぞれ図1 3に矢印E、Fに示す向きの駆動電流iが流れることに なる。このため、共通給電線comを流れる電流は、極 性の異なる駆動電流 i の間で相殺されるので、共通給電 線comに流れる駆動電流が小さくて済む。従って、共 通給電線comをその分、細くすることができるので、 画素領域の画素7A、7Bにおいて画素領域の発光領域 の割合を高めることができ、輝度、コントラスト比など の表示性能を向上させることができる。それに加えて、 本形態では、走査線gateA、gateBの延設方向 において駆動電流の極性が2画素毎に反転しているた め、同じ極性の駆動電流で駆動される画素同士であれ ば、隣接し合う2列の画素に対して共通の対向電極 o p A、opBをストライプ状に形成すればよい。それ故、 対向電極 o p A、 o p Bのストライプ数を 1 / 2 に減ら すことができる。また、1画素毎のストライプに比し て、対向電極opA、opBの抵抗を小さくできること から、対向電極opA、opBの電圧降下の影響を軽減 することができる。

【0075】[実施の形態4]また、同一の共通給電線 comとの間で駆動電流が逆の極性で流れるように画素 を配置するという観点からすれば、各画素を図19に示 すように配置してもよい。

【0076】図19に示すように、本形態では、走査線 gateA、gateBの延設方向では各画素7A、7 Bにおける駆動電流の極性が同一で、データ線 s i g A、sigBの延設方向では各画素7A、7Bにおける 駆動電流の極性が1画素毎に反転するように構成されて いる。

【0077】とのように構成した場合にも、実施の形態 2または3と同様、共通給電線comを流れる電流は、 極性の異なる駆動電流の間で相殺されるので、共通給電 線comに流れる駆動電流が小さくて済む。従って、共 50 ストライプ状の対向電極opA、opBでは対応できな

通給電線comをその分、細くすることができるので、 画素7A、7Bにおいて画素領域の発光領域の割合を高 めることができ、輝度、コントラスト比などの表示性能 を向上させることができる。

【0078】[実施の形態5]また、同一の共通給電線 comとの間で駆動電流が逆の極性で流れるように画素 を配置するという観点からすれば、各画素を図20に示 すように配置してもよい。

【0079】図20に示すように、本形態では、走査線 gateA、gateBの延設方向では各画素7A、7 Bにおける駆動電流の極性が同一で、データ線sig A、sigBの延設方向では各画素7A、7Bにおける 駆動電流の極性が2画素毎に反転するように構成されて

【0080】このように構成した場合には、実施の形態 3と同様、共通給電線 c o mを流れる電流は、極性の異 なる駆動電流の間で相殺されるので、共通給電線com に流れる駆動電流が小さくて済む。従って、共通給電線 comをその分、細くすることができるので、画素7 A、7Bにおいて画素領域の発光領域の割合を髙めるこ とができ、輝度、コントラスト比などの表示性能を向上 させることができる。それに加えて、本形態では、デー タ線sigA、sigBの延設方向において駆動電流の 極性が2 画素毎に反転しているため、同じ極性の駆動電 流で駆動される画素同士であれば、隣接し合う2列の画 素に対して共通の対向電極opA、opBをストライプ 状に形成すればよい。それ故、対向電極opA、opB のストライブ数を1/2に減らすことができる。また、 1画素毎のストライプに比して、対向電極 o p A 、 o p Bの抵抗を小さくできることから、対向電極opA、o p Bの電圧降下の影響を軽減することができる。

【0081】 「実施の形態6]また、同一の共通給電線 c o mとの間で駆動電流が逆の極性で流れるように画素 を配置するという観点からすれば、各画素を図21に示 すように配置してもよい。

【0082】図21に示すように、本形態では、走査線 gateA、gateBの延設方向およびデータ線si gA、sigBの延設方向のいずれの方向でも、各画素 7A、7Bにおける駆動電流の極性が1画素毎に反転す るように構成されている。

【0083】とのように構成した場合にも、実施の形態 2ないし4と同様、共通給電線comを流れる電流は、 極性の異なる駆動電流の間で相殺されるので、共通給電 線comに流れる駆動電流が小さくて済む。従って、共 通給電線comをその分、細くすることができるので、 画素7A、7Bにおいて発光領域の割合を高めることが でき、輝度、コントラスト比などの表示性能を向上させ るととができる。

【0084】とのように画素7A、7Bを配置すると、

いが、それでも、各画素7A、7B毎に対向電極op A、opBを形成するとともに、各対向電極opA、o pB同士を配線層で配線接続する構成とすればよい。

【発明の効果】以上説明したように、本発明に係る表示装置では、共通給電線の両側に該共通給電線との間で駆動電流の通電が行われる画素が配置されているため、2列分の画素に対して1本の共通給電線で済む。それ故、1列の画素群でとに共通給電線を形成する場合と比較して共通給電線の形成領域を狭めることができるため、そ 10の分、画素において発光領域の割合を高めることができ、輝度、コントラス比などの表示性能を向上させることができる。

【0086】また、同一の前記共通給電線との間で前記 駆動電流の通電が行われる複数の画素に、極性が反転し た駆動電流により前記発光素子の駆動が行われる2種類 の画素が含まれている場合には、1本の共通給電線にお いて、共通給電線から発光素子に流れる駆動電流と、そ れとは逆向きに発光素子から共通給電線に流れる駆動電 流とが相殺されるので、共通給電線に流れる駆動電流が かっさく済む。従って、共通給電線をその分、細くするこ とができるので、画素において発光領域の割合を高める ことができ、輝度、コントラス比などの表示性能を向上 させることができる。

【図面の簡単な説明】

[0085]

【図1】本発明を適用した表示装置、およびそれに形成 したバンク層の形成領域を模式的に示す説明図である。

【図2】本発明を適用した表示装置の基本的な構成を示すプロック図である。

【図3】本発明の実施の形態1に係る表示装置の画素を 30 拡大して示す平面図である。

【図4】図3のA-A′線における断面図である。

【図5】図3のB-B′線における断面図である。

【図6】(A)は図3のC-C′線における断面図、

(B)はパンク層の形成領域を中継電極を覆うまで拡張 しない構造の断面図である。

【図7】図1に示す表示装置に用いた発光素子のI-V 特性を示すグラフである。

【図8】本発明を適用した表示装置の製造方法を示す工 程断面図である。

【図9】図1に示す表示装置の改良例を示すブロック図である。

【図10】(A)は、図9に示す表示装置に形成したダミーの配線層を示す断面図、(B)はその平面図である。

【図11】図3に示す表示装置の変形例を示すブロック 図である。

【図12】(A)は、図11に示す表示装置に形成した 画素を拡大して示す平面図、(B)はその断面図であ る。 【図13】本発明の実施の形態2に係る表示装置に構成 した駆動電流が反転した2つの画素の構成を示す等価回 路図である。

【図14】図13に示す2つの画素のうちの一方の画素 を駆動するための各信号の波形図である。

【図15】図13に示す2つの画素のうちの他方の画素 を駆動するための各信号の波形図である。

【図16】図13に示す2つの画素に構成される発光素 子の構成を示す断面図である。

【図17】図13に示す表示装置における画素の配置を示す説明図である。

【図18】本発明の実施の形態3に係る表示装置における画素の配置を示す説明図である。

【図19】本発明の実施の形態4に係る表示装置における画素の配置を示す説明図である。

【図20】本発明の実施の形態5に係る表示装置における画素の配置を示す説明図である。

【図21】本発明の実施の形態6に係る表示装置における画素の配置を示す説明図である。

0 【図22】従来の表示装置のブロック図である。

【図23】(A)は、図22に示す表示装置に形成した 画素を拡大して示す平面図、(B)はその断面図であ る。

【符号の説明】

cline

50 'c o m


容量線共通給電線

	1	表示装置
	2	表示部
	3 .	データ側駆動回路
	4	走査側駆動回路
	5	検査回路
	6	実装用バッド
,	7, 7A, 7	7B 画素
	10	透明基板
	2 0	第1のTFT
	2 1	第1のTFTのゲート電極
	3 0	第2のTFT
	3 1.	第2のTFTのゲート電極
	40,404	A、40B 発光素子
•	4 1	画素電極
	4 2	正孔注入層
	4 3	有機半導体膜
	45	薄いリチウム含有アルミニウム電
	4 6	ITO膜層
	50	ゲート絶縁膜
	5 1	第1の層間絶縁膜
	5 2	第2の層間絶縁膜
	DA	ダミーの配線層
	bank	バンク層
	cap	保持容量


22

gate、gateA、gateB 走査線 op、opA、opB 対向電極 * sig、sigA、sigB データ線 * st、stA、stB 電位保持電極


【図1】




【図2】




【図3】









【図6】







[図13]




【図5】





【図7】




[図22]









[図10]





凶10






【図12】







【図16】

走査線gateA,gateBの延設方向





【図14】






【図15】






[図17]

116




【図18】

走査線gateA,gateBの延設方向



【図19】


走査線gateA,gateBの延設方向




【図21】

【図20】

走査線gateA.gateBの延設方向





【図23】

